โครงสร้างภายในของ NAND Flash

ในปีพ.ศ. 2508 หลังจากที่ W. Shockley, W. Brattain และ J. Bardeen เป็นผู้ประดิษฐ์หลอดไฟฟ้าสองขั้วขึ้นมา กอร์ดอน มัวร์ ผู้ร่วมก่อตั้งของ Intel ได้ค้นพบกฎดังกล่าวว่า เมื่อราคายังคงไม่เปลี่ยนแปลง ปริมาณพลังงานที่สามารถทำได้ บนวงจรรวม จำนวนทรานซิสเตอร์จะเพิ่มขึ้นเป็นสองเท่าทุกปีและประสิทธิภาพจะเพิ่มขึ้นเป็นสองเท่า ในความเป็นจริง จำนวนทรานซิสเตอร์บนวงจรรวมจะเพิ่มขึ้นเป็นสองเท่าทุกๆ 18 เดือนในอีกไม่กี่ปีข้างหน้า ตัวอย่างเช่น ในช่วง 18 เดือนระหว่าง Pentium 1.3 และ Pentium 4 จำนวนทรานซิสเตอร์ต่อหน่วยพื้นที่เพิ่มขึ้นจาก 28 ล้านเป็น 55 ล้าน

ทุกวันนี้ ความถี่ในการทำงานของโปรเซสเซอร์ของเดสก์ท็อปพีซีมาตรฐานคำนวณเป็นกิกะเฮิรตซ์ และข้อมูลความจุที่หน่วยความจำสามารถจัดเก็บได้คำนวณเป็นเทราไบต์ (TB) จำนวนทรานซิสเตอร์ที่เพิ่มขึ้นต่อหน่วยพื้นที่นี้เป็นตัวอย่างของหน่วยความจำ ซึ่งเป็นส่วนประกอบสำคัญในระบบอิเล็กทรอนิกส์

หน่วยความจำเซมิคอนดักเตอร์สามารถแบ่งออกเป็นสองส่วนหลัก: RAM (Random Access Memories) และ ROM (Read Only Memories): RAM จะหายไปหลังจากปิดเครื่อง ขณะที่ ROM จะเก็บไว้ หน่วยความจำอีกประเภทหนึ่ง NVM (Non-Volatile Memories) อยู่ระหว่างสองประเภทข้างต้น เนื้อหาสามารถแก้ไขได้และข้อมูลจะไม่สูญหายหลังจากไฟฟ้าขัดข้อง ซึ่งมีความยืดหยุ่นมากกว่า ROM บริสุทธิ์ เนื่องจากเนื้อหาของ ROM เขียนขึ้นโดยผู้ผลิตและลูกค้าไม่สามารถแก้ไขได้

ประวัติของ Non-Volatile Memories เริ่มขึ้นในปี 1970 และ NVM แรกคือ EPROM (Erasable Programmable Read Only Memory) ตั้งแต่นั้นมาจนถึงปี 1990 NVM ก็ค่อยๆ กลายเป็นหนึ่งในสมาชิกที่สำคัญที่สุดของตระกูลเซมิคอนดักเตอร์และได้รับความสนใจมากขึ้น ได้จ่ายให้กับการพัฒนาเทคโนโลยีใหม่ ๆ เพื่อส่งเสริมความก้าวหน้าของ NVM มากกว่าผลประโยชน์ทางเศรษฐกิจที่เกิดขึ้น

นับตั้งแต่ทศวรรษ 1990 เนื่องจากหน่วยความจำเซมิคอนดักเตอร์ได้เข้าสู่ผลิตภัณฑ์เทอร์มินัลดิจิทัล เช่น โทรศัพท์มือถือ คอมพิวเตอร์มือถือ และกล้องวิดีโอ ตลาดนี้จึงเติบโตอย่างรวดเร็วมาจนถึงทุกวันนี้

วิธีการจัดเก็บหน่วยความจำแฟลชที่ได้รับความนิยมมากที่สุดนั้นใช้เทคโนโลยีที่เรียกว่า Floating Gate (FG) คุณสามารถอ้างถึงไดอะแกรมตัดขวางต่อไปนี้ ท่อ MOS ประกอบด้วยประตูสองบานที่ทับซ้อนกัน: ประตูแรกล้อมรอบด้วยออกไซด์ทั้งหมด ในขณะที่ส่วนที่สองเชื่อมต่อกับภายนอก ประตูเดียวนี้เทียบเท่ากับการสร้างสายพานแยกอิเล็กทรอนิกส์ ซึ่งช่วยให้มั่นใจได้ว่าอิเล็กตรอน (ข้อมูล) ในนั้นสามารถเก็บรักษาไว้ได้นานหลายปี กระบวนการชาร์จและคายประจุส่วนที่แยกออกมานี้เรียกว่าโปรแกรมและการลบ เนื่องจากการชาร์จและการคายประจุ ศักยภาพ Vth ภายในส่วนที่แยกได้จะเปลี่ยนไป นี่คือหลักการทำงานของหลอด MOS ทั่วไป เมื่อเราใช้แรงดันไฟฟ้ากับเซลล์หน่วยความจำ เราสามารถแยกความแตกต่างได้สองกรณี: เมื่อแรงดันไฟฟ้าที่เราใช้สูงกว่า Vth จะรับรู้เป็น "1" มิฉะนั้นจะรับรู้เป็น "0"

โครงสร้างเซลล์หน่วยความจำ NAND

Array

หน่วยเก็บข้อมูลของหน่วยความจำถูกจัดระเบียบในรูปแบบของเมทริกซ์ เนื่องจากองค์กรนี้สามารถลดพื้นที่ว่างในหน่วยความจำได้อย่างมีประสิทธิภาพ ฉันสามารถบอกความแตกต่างระหว่าง NAND และ NOR Flash ได้โดยดูจากการจัดระเบียบเซลล์หน่วยความจำ เราขอแนะนำ NAND ในขณะนี้ เนื่องจาก NAND เป็นหน่วยความจำที่ใช้กันอย่างแพร่หลายมากที่สุดในปัจจุบัน

ในสถาปัตยกรรม NAND เซลล์หน่วยความจำจะถูกจัดเรียงเป็นชุดทุกๆ 32 หรือ 64 ดังแสดงในรูปที่ 2.2 ทรานซิสเตอร์สองตัวสำหรับการเลือก (พินภายนอกสองตัวของทรานซิสเตอร์นี้คือ DSL/Mdl [เชื่อมต่อกับ BL] หรือ SSL/Msl [เชื่อมต่อกับ SL]) ที่ปลายทั้งสองของแต่ละสตริงของเซลล์หน่วยความจำ (32 หรือ 64) เพื่อให้แน่ใจว่า การเชื่อมต่อกับสายต้นทาง (ผ่าน Msl) และบิตไลน์ (ผ่าน Mdl) สตริงเซลล์หน่วยความจำ NAND แต่ละสตริงมีบิตไลน์ที่ใช้เชื่อมต่อกับสตริงอื่นๆ ประตูควบคุมใช้สำหรับเชื่อมต่อ wordlines (WLs)

เพจตรรกะคือส่วนที่ควบคุมโดยหน่วยเก็บข้อมูลที่ควบคุมโดย wordline เดียวกัน จำนวนหน้าที่ควบคุมโดยคำแต่ละบรรทัดนั้นสัมพันธ์กับความจุของหน่วยเก็บข้อมูล ขึ้นอยู่กับระดับการจัดเก็บของหน่วยจัดเก็บข้อมูล หน่วยความจำแฟลชสามารถแบ่งออกเป็นประเภทต่างๆ: SLC (หน่วยเก็บข้อมูลหนึ่งหน่วย 1 บิต) MLS (หน่วยเก็บข้อมูล 2 บิตหนึ่งหน่วย) 8LC (หน่วยหน่วยเก็บข้อมูล 3 บิตหนึ่งหน่วย) 16LC (หน่วยหน่วยเก็บข้อมูล 4 บิต) .

หากเราพิจารณากรณีการแทรกระหว่าง SLC เลขคี่และเลขคู่จะสร้างหน้าต่างๆ กันตามลำดับ ตัวอย่างคือ: wordline SLC ที่มีขนาดหน้า 4KB (4096 * 8=32768 บิต) มีตำแหน่งหน่วยความจำ 65536

แน่นอน ถ้าเป็น MLC จะมี 4 หน้า และแต่ละชุดเซลล์หน่วยความจำจะมี LSB (Least Significant Bit) หนึ่งชุด และ MSB หนึ่งชุด (บิตที่มีนัยสำคัญมากที่สุด) จึงมี:

- หน้า MSB และ LSB ของบิตไลน์คู่

- หน้า MSB และ LSB ของบิตไลน์คี่

สตริงเซลล์หน่วยความจำ NAND ทั้งหมดของบรรทัดคำเดียวกันจะถูกลบพร้อมกันเมื่อลบ ดังนั้นจึงสร้างบล็อก (blcok) หากแสดงสองบล็อกใน 2.2 บัสเดียวกันจะถูกใช้ บล็อกหนึ่งประกอบด้วย WL0<63:0>และอีกอันคือ WL1<63:0>.

โครงสร้างเซลล์หน่วยความจำของ NAND Flash เป็นเมทริกซ์ จำเป็นต้องมีวงจรเพิ่มเติมเมื่ออ่าน เขียน และลบ NAND เนื่องจากแม่พิมพ์แต่ละอันของ NAND จะต้องถูกบรรจุ จึงมีการกำหนดแม่พิมพ์ที่เหมาะสมในขั้นตอนการออกแบบ สิ่งสำคัญคือต้องปรับขนาดและสร้างอุปกรณ์อิเล็กทรอนิกส์โดยรอบ ตัวอย่างเช่น โครงสร้างแบบลำดับชั้นของแต่ละไดย์ของ NAND Flash เป็นแบบนี้

รูปที่ 2.3 แสดงตัวอย่างลำดับชั้น อาร์เรย์จัดเก็บข้อมูลสามารถตั้งค่าเป็นระนาบได้หลายระนาบ (ระนาบสองระนาบในรูปที่ 2.3) ทำเครื่องหมายด้วยบรรทัดคำในแนวนอนและบิตไลน์ในแนวตั้ง

Row Decoder ตั้งอยู่ระหว่างระนาบทั้งสอง งานหนึ่งของวงจรคือการให้อคติกับ wordline ของสตริง NAND ที่เลือกอย่างเหมาะสมเพื่อให้แน่ใจว่าการทำงานปกติ bitlines ทั้งหมดต้องเชื่อมต่อกับเครื่องขยายสัญญาณเสียง (Sense Amp) Sense Amplifier แต่ละตัวสามารถมีบิตไลน์ได้ตั้งแต่หนึ่งบิตขึ้นไป ซึ่งเราจะแนะนำในรายละเอียดในส่วนนี้ต่อไป จุดประสงค์ของเซนส์แอมพลิฟายเออร์คือการแปลงกระแสในเซลล์หน่วยความจำเป็นปริมาณดิจิตอล ในพื้นที่รอบนอก มีอุปกรณ์บางอย่างที่จำเป็นสำหรับการชาร์จเซลล์หน่วยความจำ รวมถึงอุปกรณ์จัดการแรงดันไฟฟ้า วงจรลอจิก และอุปกรณ์อื่นๆ PADs ใช้เพื่อสื่อสารกับอุปกรณ์ภายนอก